pcb設(shè)計過程簡介
pcb設(shè)計是在電路原理圖繪制完成的基礎(chǔ)上進行的,。首先要依據(jù)規(guī)則繪制好電路原理圖,，---各部分連接線的正確和有效,，設(shè)計完電路原理圖后,，要進行erc檢查，檢查無誤后進入pcb編輯器中,，之后---菜單欄的工具,，選擇封裝管理器，進入封裝管理器頁面,，單擊左邊的每一個元件,，而后選擇封裝時的元器件，之后建立一個pcb工程,，在菜單欄找到并---文件,，選擇新建，再選擇project,。保存更名完成后將之前的原理圖拖入該project工程文件,，定制pcb設(shè)計，然后---空白處并建立一個pcb文件,，保存原理圖和pcb文件,。在界面左下角---file，上海pcb設(shè)計,，在上方矩框內(nèi)找到pcb board izard,，根據(jù)向?qū)?--下一步，這里我們選擇了英制單位mi1,，接下來選擇板剖面,，這擇板層及過孔類型，選擇組件和布線工藝,，選擇默認線和過孔尺寸等一系列選擇設(shè)置,，在上述都設(shè)置好之后即完成了該步驟。接著---設(shè)計,，選擇update pcb document,，在彈出的對話框---生效更改。在布局中,，我們選擇了手動布局,，相對自動布局來說這一步是為了---板面元件的分布能更有效利用矩形空間并有利于接下來的布線，之后設(shè)置布線策略,，選擇編輯布線規(guī)則,，我們將這種布線方式和水平，垂直方向上的都做了對照,。
由此我們通過菜單命令完成了將電路原理圖中元件器對應(yīng)的封裝加載到pcb編輯器中,，pcb設(shè)計公司，在此基礎(chǔ)上根據(jù)原定的制板要求，通過上述一系列的操作步驟完成了pcb的設(shè)計,。
在學習電路設(shè)計的時候，不知道你是否有這樣的困擾：明明自己學了很多硬件電路理論,，也做過了一些基礎(chǔ)操作實踐,，但還是無法設(shè)計出自己理想的電路。
歸根結(jié)底,，我們?nèi)鄙俚氖怯布娐吩O(shè)計的思路,，以及項目實戰(zhàn)經(jīng)驗。
選擇設(shè)計工具
protel,，也就是altium現(xiàn)在入門的童鞋大多用ad,。容易上手，網(wǎng)上的學習教程資料也很全1面,，在國內(nèi)也比較流行,，應(yīng)付一般的工作已經(jīng)足夠，pcb設(shè)計布線,，適合初入門的設(shè)計者使用,。高1級點的還有pads和cadence。
高速pcb設(shè)計部分基礎(chǔ)常識
1,、如何選擇板材,？選擇pcb板材必須在滿足設(shè)計需求和可量產(chǎn)性及成本中間取得平衡點。設(shè)計需求包含電氣和機構(gòu)這兩部分,。通常在設(shè)計非常高速的pcb板子(大于ghz的頻率)時這材-題會比較重要,。例如，現(xiàn)在常用的fr-4材質(zhì),，在幾個ghz的頻率時的介質(zhì)損(dielectric loss)會對信號衰減有很大的影響,，可能就不合用。就電氣而言,，要注意介電常數(shù)dk和介質(zhì)損在所設(shè)計的頻率是否合用,。2、如何避免---,？避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾,，也就是所謂的串擾(crosstalk)�,？捎美蟾咚傩盘柡湍M信號之間的距離，或加ground guard/shunt traces在模擬信號旁邊,。還要注意數(shù)字地對模擬地的噪聲干擾,。3、在高速pcb設(shè)計中，如何解決信號的完整性問題,？信號完整性基本上是阻抗匹配的問題,。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗,，負載端的特性,，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸,。
|
登錄后臺
滇公網(wǎng)安備 53011202000392